| The total delay is two full adder delays, and four mux delays. | Общая задержка равна двум задержкам полного сумматора, и четырём задержкам мультиплексора. |
| The system had separate pipelines for the ALU, floating point adder and multiplier, and could hand off up to three operations per clock. | Процессор имел отдельные конвейеры для АЛУ, сумматора и умножителя, и мог выполнять до трёх операций за такт. |
| In the last chapter, he presented diagrams of several circuits, including a 4-bit full adder. | Также, в последней главе он представляет заготовки нескольких схем, например, 4-разрядного сумматора. |
| Some SPARC designs have improved the speed of their L1 caches by a few gate delays by collapsing the virtual address adder into the SRAM decoders. | Некоторые процессоры SPARC имели ускоренные на несколько задержек затвора (англ. gate delay) L1 кэши за счёт использования SRAM-декодеров вместо сумматора виртуальных адресов. |
| There has been presented the method of the ternary pulse adder synthesis. It differs from the known methods by using not logical elements, but physical diagrams scheme as a basis. | Предложен метод синтеза троичного сумматора с частотным представлением информации, который в отличие от известных методов использует как базис не логические элементы, а физические схемы, которые преобразуют частоты и амплитуды радиосигналов. |
| Modern computers may contain a dedicated MAC, consisting of a multiplier implemented in combinational logic followed by an adder and an accumulator register that stores the result. | Современные компьютеры могут иметь специализированный блок умножения-сложения или МАС (multiply-accumulate), состоящий из умножителя реализующего комбинационную логику и сумматора, а также аккумулятора, в котором сохраняется результат. |
| There has been shown that the proposed method gave an opportunity to simplify a block diagram of the adder. | Показано, что предложенный метод дает возможность упростить структурную схему сумматора. |
| The virtual address is calculated with an adder, the relevant portion of the address extracted and used to index an SRAM, which returns the loaded data. | Виртуальный адрес подсчитывается при помощи сумматора, соответствующая часть адреса выделяется и используется для индексирования SRAM, который вернет загружаемые данные. |
| Moreover, given n adders (here n = 32 full adders), the result can be calculated after propagating the inputs through a single adder, since each digit result does not depend on any of the others. | Более того, данными n сумматорами (здесь, n = 32 полных сумматора), результат может быть вычислен после прохождения входов через один сумматор (за один такт генератора), так как каждая цифра результата не зависит от какой либо другой. |
| The outputs of the transformer primary and secondary winding current sensors are connected to the inputs of the adder, the output of which is connected via the module evaluation unit to a first input of the comparison unit. | Выходы датчиков тока первичной и вторичной обмоток трансформатора соединены со входами сумматора, выход которого через узел выделения модуля связан с первым входом узла сравнения. |
| Adding two n-bit numbers with a carry-select adder is done with two adders (therefore two ripple carry adders), in order to perform the calculation twice, one time with the assumption of the carry-in being zero and the other assuming it will be one. | Сложение двух n-битных чисел сумматор с переключением переноса делает двумя сумматорами (поэтому нужны два сумматора с последовательным переносом) для того, чтобы выполнить вычисление дважды, один раз с предположением переноса равным нулю и другой предполагая единице. |
| A 16-bit carry-select adder with a uniform block size of 4 can be created with three of these blocks and a 4-bit ripple carry adder. | 16-битный сумматор с переключением переноса с одинаковыми блоками размером 4 может быть создан из трёх таких блоков и 4-битного сумматора с последовательным переносом. |
| The schemes transform frequencies and amplitudes of radiosignals. The synthesis of the full one-digit adder with ternary structure alphabet using pulse method for information presenting has been performed. | Проведен синтез полного одноразрядного сумматора троичного структурного алфавита с использованием частотного метода представления информации. |